[問題] Flip-flop 的延遲問題
請問版上各位神人
>>書上有定義flip-flop的timing delay
tccq: the output begins to change after a
clock-to-Q contamination delay
tpcq: the output completely settles after a
clock-to-Q propagation delay
有點不太懂
如果跑模擬出來量delay的話
通常是量clock Vdd/2 到output Vdd/2
這應該是tpcq
那麼tccq要怎麼看到?
(難道是指output爬到Vdd/2後開始亂抖算tccq
抖到穩定才算tpcq? 不過我想不出理由為什麼會亂抖...)
>>另外書上有定義Combinational logic的tcd & tpd
他說兩者會有差別是因為
multiple paths through the combinational logic
這比較好理解
不過對應到Flip-flop的話 FF之間會做成multiple paths嗎....?
希望各位高手幫忙解惑
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 123.195.37.175
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1434468891.A.580.html
推
06/17 08:38, , 1F
06/17 08:38, 1F
推
06/17 08:44, , 2F
06/17 08:44, 2F
→
06/17 08:48, , 3F
06/17 08:48, 3F
推
06/17 08:57, , 4F
06/17 08:57, 4F