[問題] phase noise積分 rj

看板Electronics作者 (劍逼)時間9年前 (2015/05/28 01:39), 編輯推噓0(0推 0噓 3→)
留言3則, 1人參與, 最新討論串1/1
各位大大好 小弟目前在做u2的phy 想請問一下VCO或OSC電路跑出phase noise 之後 要怎麼決定積分範圍要從哪邊積到哪邊 目前看到很多資料都是從10k積到10M 但是不知道原因 像pll的輸入osc跟後面的vco要看的範圍是否會不一樣 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.44.50.14 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1432748378.A.F88.html
→
05/28 02:28, , 1F
這要看你的系統spec
05/28 02:28, 1F
→
05/28 02:28, , 2F
google: cadence phase noise integration range
05/28 02:28, 2F
→
05/28 02:28, , 3F
第一則應該就是你所需要的答案
05/28 02:28, 3F
‣ 更多 a29831287 的文章
文章代碼(AID): #1LPW5Q-8 (Electronics)