[問題] Verilog RTL view點進去後沒連線這樣有功能嗎?已刪文

看板Electronics作者 (Loser)時間10年前 (2015/05/14 21:47), 10年前編輯推噓4(4推 0噓 4→)
留言8則, 3人參與, 最新討論串1/1
如題附上程式與RTL 這樣子電路還會正常工作嗎? 因為目前有一點問題, M值進去後No的數值會亂跳, http://i.imgur.com/rjwSlK7.jpg
http://imgur.com/rjwSlK7
請各位幫幫忙... ===================================== 我好像知道了, 是因為有號數的運算問題... -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.236.36.14 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1431611233.A.D23.html ※ 編輯: hsucheng (36.236.36.14), 05/14/2015 21:48:06
推
05/15 09:07, , 1F
你x2的宣告被註解掉了，驗証會過嗎？
05/15 09:07, 1F
推
05/15 09:13, , 2F
a,b 是否該宣告signed運算
05/15 09:13, 2F
推
05/15 09:15, , 3F
直接用always@(*)是否更方便呢？
05/15 09:15, 3F
推
05/15 09:22, , 4F
a,b,x2,No的bits是否足夠，也必須檢查一下
05/15 09:22, 4F
→
05/15 16:14, , 5F
感恩回覆, 這是我改過的版本
05/15 16:14, 5F
→
05/15 16:14, , 6F
之前ab跟x2也都直接寫在always裡的
05/15 16:14, 6F
→
05/15 16:15, , 7F
bit數應該是夠, 我之前加到50bits也是一樣合成沒內容
05/15 16:15, 7F
※ 編輯: hsucheng (36.236.36.14), 05/15/2015 20:02:39
→
05/17 17:45, , 8F
你有考慮過你Nt輸入後是否會有race condiction的問題嗎?
05/17 17:45, 8F
‣ 更多 hsucheng 的文章
文章代碼(AID): #1LLATXqZ (Electronics)