[問題]CMOS inverter輸入端串一個電阻的用意?

看板Electronics作者 (孤.獨.一.痕)時間10年前 (2015/04/10 15:15), 編輯推噓2(202)
留言4則, 4人參與, 最新討論串1/1
最近在做一些ring oscillator的設計 發現在有些inverter串接的地方會多出一個電阻 如下圖所示: http://ppt.cc/y-81 我試著把電阻拿掉來跑模擬 不過發現輸出訊號沒有甚麼差別..O_O 想請問這個電阻的功用是甚麼呢? 如果想要模擬出這個電阻的功用該觀察哪些事項呢? 謝謝! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 202.39.226.12 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1428650143.A.850.html

04/10 16:26, , 1F
應該是降低PMOS跟NMOS同時導通的時間
04/10 16:26, 1F

04/10 20:59, , 2F
避免同時導通時電流過大
04/10 20:59, 2F

04/13 21:17, , 3F
2F正解
04/13 21:17, 3F

04/14 11:03, , 4F
感謝Bbh大,已解!
04/14 11:03, 4F
文章代碼(AID): #1L9tYVXG (Electronics)