[問題] 做LVS時想忽略特定的電晶體

看板Electronics作者 (sheilaspring)時間9年前 (2015/03/30 19:25), 編輯推噓1(101)
留言2則, 2人參與, 最新討論串1/1
各位前輩好 目前在做LVS遇到了一些問題 為了不想要電晶體斷開 所以插入了一個電晶體 分別是gate接power/ground D跟S可以接各種訊號 但在跑LVS會因為這種多插入的電晶體產生錯誤 所以想請問各位前輩 除了更改netlist之外 有沒有其他方法可以忽略這種電晶體呢? 以上 懇請指導 感激萬分!! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.138.152.175 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1427714745.A.AE1.html

03/31 12:43, , 1F
有LVS專用,遮掉晶體的dummy layer,看製程,名稱不一定
03/31 12:43, 1F

04/02 13:24, , 2F
為何不直接改Netlist?
04/02 13:24, 2F
文章代碼(AID): #1L6JAvhX (Electronics)