[問題] common source + common gate

看板Electronics作者時間10年前 (2015/03/29 13:28), 10年前編輯推噓1(102)
留言3則, 3人參與, 最新討論串1/1
一開始設計Common source amp時, 因為題目要求,所以設計到gain差不多-112 之後設計common gate amp, 也是因為題目的要求,gain為10.1左右 但是兩個接在一起時(如下圖), http://ppt.cc/g9mE 用hspice卻跑出相當弔詭的情形(如下圖), http://ppt.cc/yodc 第一列是common gate amp的結果, 第二列是common source amp的結果, 第三列是兩個串接在一起(two stage)的結果, 會發現gain急速下降, 因為爬文沒有看到類似的問題, 想請問這是正常的嗎? 怎麼會這樣呢..... -- ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1427606890.A.030.html ※ 編輯: yz31pln89 (140.114.24.202), 03/29/2015 13:37:23

03/29 13:59, , 1F
負載關係吧
03/29 13:59, 1F

03/29 14:05, , 2F
所以這個是對的嗎= =
03/29 14:05, 2F

03/30 08:18, , 3F
time domain????
03/30 08:18, 3F
文章代碼(AID): #1L5urg0m (Electronics)