[問題] 關於隨耦器輸出串電阻至比較器的影響

看板Electronics作者 (Jim77639)時間11年前 (2015/03/01 15:37), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串1/1
各位大大好 我目前在做兩電壓比較電路 負載是馬達端電壓 我經由降壓接至隨耦器,並且在輸出串1個1k歐姆電阻 最後在連接到比較器輸入端,輸出則接光耦合回MCU 請問這1K歐姆電阻,對比較器內部輸入阻抗而言 是串聯還是並聯? (小弟淺見應該是串聯) 至於為何要接1K歐姆,原因是怕在上電瞬間 在電源電壓還沒充飽前,其銅線+線路阻抗應是為毫歐姆,故接1k限流 最後想詢問大大,這1k電阻是否會造成輸入信號的誤差(影響)? 電路部分我已有使用pspice模擬,沒有產生任何異常 煩請有經驗的大大們能幫解惑,謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.133.249.219 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1425195443.A.7B6.html
文章代碼(AID): #1Kyi6pUs (Electronics)