[問題] 二階Sigma-Delta Modulator模擬問題
小弟最近設計一個二階Sigma-delta modulator,採用CIFB架構,
其中fin=1KHz, fs=1MHz, Vin=1V
一開始先用Matlab驗證其功能,輸出頻譜在低頻時的noise floor約為-115dB,
但是將元件改用成實際的OPA、Switch及Clock generator,套用到Cadence spectre模擬,
輸出頻譜雖然有Noise shaping的效果,但是低頻的noise floor變為-90dB,導致SNR變差!
想請問各位大大是什麼原因會造成低頻的noise floor變差?還有要怎麼改善這個問題?
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.96.194.43
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1423793515.A.B94.html
推
02/13 10:27, , 1F
02/13 10:27, 1F
推
02/13 12:44, , 2F
02/13 12:44, 2F
推
03/01 17:55, , 3F
03/01 17:55, 3F