[問題] Verilog DSP coding 模擬驗證軟體
各位神人大大好,
小弟在醫工所做的是生醫訊號處理的研究
可是卻因為不是很純電子電機的環境下
卻要利用verilog 實現DSP的流程驗證
目前都是自學所以對於這部分很沒有概念，且沒有人可以詢問
目前只會利用modelsim做驗證
可是光是實現個FFT驗證時modelsim每次都要跑很久
每次只是小改一點就要重新等很久，很麻煩
想請版上大大有沒有推薦可以加速模擬驗證的相關免費tool??(因為所上無工作站)
因為之後處理流程越寫越多，驗證只會越耗時間
因此想趕快推進研究速度，避免延畢的可能
驗證因為沒有要下IC，只需要到平台驗證成功即可
還請各位大大們指點，謝謝!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.126.41.237
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1418498816.A.711.html
→
12/14 14:59, , 1F
12/14 14:59, 1F
→
12/15 01:15, , 2F
12/15 01:15, 2F
→
12/16 17:25, , 3F
12/16 17:25, 3F
推
12/17 01:59, , 4F
12/17 01:59, 4F