[問題] EDA Cloud DRC問題

看板Electronics作者 (vlu3)時間11年前 (2014/11/30 19:35), 11年前編輯推噓0(0推 0噓 3→)
留言3則, 2人參與, 最新討論串1/1
如題 現在在畫一個Layout 結果卡在DRC (LVS PEX都過) 用T25HVG2 都錯在LVISO.R.2 但是看不太懂是錯在哪 想請問LVISO.R.2甚麼意思 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 120.118.173.142 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1417347340.A.1B7.html ※ 編輯: zxc44560 (120.118.173.142), 11/30/2014 19:42:53
→
12/05 12:00, , 1F
打電話去問比較快吧XD
12/05 12:00, 1F
→
12/11 15:55, , 2F
請去CIC的網站找你的製程的假錯表，看是否有假錯
12/11 15:55, 2F
→
12/11 15:56, , 3F
或是看看LVS視窗它都有提示的
12/11 15:56, 3F
‣ 更多 zxc44560 的文章
文章代碼(AID): #1KUm4C6t (Electronics)