[問題] lower plate parasitic capacitance?

看板Electronics作者 (喬妹)時間11年前 (2014/11/28 10:43), 11年前編輯推噓0(004)
留言4則, 1人參與, 最新討論串1/1
念paper念到幾句話看不太懂 ... the parasitic lower plate to substrate capacitance of Cc has a series resistance due to the substrate resistivity. ... and the substrate resistive loss due to the lower plate par- asitic capacitance Ccp. 上網google找不太到相關的資料 圖:http://i.imgur.com/ZTQ3miA.jpg
前面有說,the lower plate capacitance of Cc, given by Ccp. 看不太懂Cc和Ccp是甚麼關係,又為什麼會有串聯電阻? 可能資訊有點少,請板友隔空抓藥一下,有需要再補,謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.161.24.212 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1417142632.A.4D7.html

11/28 13:32, , 1F
Cc應該是你layout想要做出來的電容,Ccp是下電極板對地
11/28 13:32, 1F

11/28 13:33, , 2F
的寄生電容,然後電阻我猜是因為下電極到substrate形
11/28 13:33, 2F

11/28 13:33, , 3F
成寄生電容後,那點的sub電位離真正零電位間還有一個小
11/28 13:33, 3F

11/28 13:33, , 4F
小的寄生電阻在中間,因為sub也是有阻值的
11/28 13:33, 4F
非常感謝樓上,我思考一下 ※ 編輯: e2167471 (118.161.24.212), 11/28/2014 16:24:00
文章代碼(AID): #1KT-5eJN (Electronics)