[問題] 請問有關高速串列收發器的電路
如題
因為工作上需要使用到PCIE或是SATA介面的晶片
所以對於PHY的收發器電路想要多了解一些
但是網路上或是書上好像滿少提到這方面的電路
大多只是block diagram
我是比較想要了解各種不同的收發器裡面的詳細電路
以及他們之間的溝通 需要做甚麼樣的設計
(板級設計/layout/termination....)
因為常常看到一些datasheet裡面的reference design
但是卻不太清楚為什麼需要這樣接
不知道各位大大有沒有甚麼比較好的參考資料可以提供給小弟
先謝過~~ ^^
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.167.33.237
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1413811181.A.FDB.html