[問題] PCB Layout問題點

看板Electronics作者 (瑪丹娜屍體的蛆)時間11年前 (2014/07/18 14:32), 編輯推噓2(2推 0噓 7→)
留言9則, 2人參與, 最新討論串1/1
有一些LAYOUT問體想請教各位先進 1.阻抗是甚麼? 為什麼一些訊號線要使用這些阻抗，如有一 Singal規定使用50歐姆 假如使用37.5歐姆會怎樣? 2.為何要refer GND?假如Refer power會如何? 3.為何有些DRAM訊號要Refer PWR? 以上還請各位先進幫忙解答，謝謝!感謝在感謝! -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.228.149.46 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1405665172.A.A8F.html
推
07/18 15:01, , 1F
1.反射 2.訊號回流會從地回去 也可以從PWR
07/18 15:01, 1F
→
07/18 15:02, , 2F
3. 因為應該是比地層還要近 所以才Refer PWR
07/18 15:02, 2F
→
07/18 15:02, , 3F
應該是這樣吧
07/18 15:02, 3F
→
07/18 15:04, , 4F
主要是降低SI或者是EMC PI ground bounce的問題
07/18 15:04, 4F
推
07/18 15:07, , 5F
如果你的問題是為何可以參考電源層的話 那就是
07/18 15:07, 5F
→
07/18 15:07, , 6F
power和gnd上面有decap or plane capacitance
07/18 15:07, 6F
→
07/18 15:09, , 7F
導致pwr and gnd在高頻等電位 所以可以參考
07/18 15:09, 7F
→
07/18 15:09, , 8F
不過一般來說建議還是能有地參考會比較好
07/18 15:09, 8F
→
03/28 03:04, , 9F
洗板找我 板友有優惠！ 10片10見方900
03/28 03:04, 9F
‣ 更多 Deno 的文章
文章代碼(AID): #1JoB-KgF (Electronics)