[問題] hspice跑SC電路一些問題
最近跑一個簡單的SC架構
就是最簡單的4個switch然後一個Cfly
目的是想做一個能將1V輸入的vin輸出為1.8~2V
小弟目前設定fsw是10Mhz左右
然後希望輸出給後面電路的電流能在200uA
但現在遇到一些瓶頸在於
1. 電壓大概只能升到1.6V 而且ripple也蠻大的(大概0.2V左右)
我在思考或許是跟我所掛的Cload 也就是濾波電容的大小有關
以及我所掛的9K電阻有關
在這邊我想問一下
假設我目的是要讓後端電路有200uA可用
是只要看我掛的RL所流過電流有到200uA 還是是其他種看法?
因為不管如何調整 感覺1.6V已經是極限
絕大部分電流 都流進了濾波的電容
當然另一種1.6V的解釋
或許也可以將它視為當放電時 那2個switch視作的Ron 所吃的跨壓
這部分我也將這2個switch等效R壓到很小
2. 如何去模擬interleaving的SC電路
這部分目前想法是控制switch的方波"delay"的時間
原來10Mhz是100ns 假設我要做4組interleaing
所以SC1 delay 0ns
SC2 delay 25ns
SC3 delay 50ns
SC4 delay 75ns
不知道這樣的想法是否正確
因為interleaving就是讓輸出的相位能夠有相位差
使得我的ripple能夠壓得更小
以上問題 請教有做過SC電路的板友~
先謝謝各位~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 203.67.188.16
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1405612601.A.EEE.html
→
07/18 13:15, , 1F
07/18 13:15, 1F
→
07/18 13:15, , 2F
07/18 13:15, 2F
→
07/18 13:16, , 3F
07/18 13:16, 3F
→
07/18 13:17, , 4F
07/18 13:17, 4F
→
07/19 23:34, , 5F
07/19 23:34, 5F
→
07/19 23:35, , 6F
07/19 23:35, 6F
→
07/19 23:35, , 7F
07/19 23:35, 7F
→
07/20 00:04, , 8F
07/20 00:04, 8F
→
07/20 00:04, , 9F
07/20 00:04, 9F