[問題] SRAM專門製廠

看板Electronics作者 (louis)時間11年前 (2014/07/10 10:34), 編輯推噓10(10推 0噓 35→)
留言45則, 10人參與, 最新討論串1/1
請問各位一個基本問題: 常聽說DRAM 製廠是三星 micron logic製廠是台積電 GF等等 flash是三星 MICRON 但怎麼沒有聽說SRAM的專門廠呢? 他們都是誰在做fab的? 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 67.161.23.7 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1404959647.A.4D3.html
推
07/10 12:18, , 1F
都是羅輯場在做的
07/10 12:18, 1F
→
07/10 13:25, , 2F
SRAM 包在邏輯晶片裡面啊
07/10 13:25, 2F
→
07/10 13:36, , 3F
Cypress....
07/10 13:36, 3F
→
07/10 15:41, , 4F
可是如果是坐在logic晶片裡面，怎麼我聽說memory acces的速度
07/10 15:41, 4F
→
07/10 15:42, , 5F
比不上真正完全做在邏輯晶片的速度來的快 (cache的概念)
07/10 15:42, 5F
→
07/10 15:42, , 6F
access
07/10 15:42, 6F
推
07/11 00:01, , 7F
聽不懂你上面那句的意思 @@?
07/11 00:01, 7F
→
07/11 01:12, , 8F
cache不就是用sram嗎 還是你是在說register file或DFF
07/11 01:12, 8F
推
07/11 08:36, , 9F
3樓: 做在logic晶片裡面 跟 完全做在邏輯晶片裡面, 不是一樣?
07/11 08:36, 9F
推
07/11 10:22, , 10F
SRAM cell是用電晶體兜的所以一般製程廠都可以做，但是
07/11 10:22, 10F
→
07/11 10:24, , 11F
DRAM cell需要用特殊製程來做電容的部分，所以不容易跟
07/11 10:24, 11F
→
07/11 10:24, , 12F
一般邏輯整在一片
07/11 10:24, 12F
→
07/11 10:26, , 13F
另外原po推的最快的指的是register(or DFF)，會比經過
07/11 10:26, 13F
→
07/11 10:26, , 14F
SRAM經過array跟sense amp快
07/11 10:26, 14F
→
07/11 10:30, , 15F
除了Cypress還有其他家出SRAM chip，例如ISSI
07/11 10:30, 15F
推
07/11 11:08, , 16F
register也是一種sram吧
07/11 11:08, 16F
→
07/11 12:36, , 17F
既然register跟SRAM都做在logic裡面 不需要經過motherboard
07/11 12:36, 17F
→
07/11 12:36, , 18F
為什麼register跟SRAM還是有速度之分呢?
07/11 12:36, 18F
→
07/11 12:37, , 19F
又，既然SRAM也是做在LOGIC裡面，意思是像台積電 INTEL
07/11 12:37, 19F
→
07/11 12:37, , 20F
在做microprocessor時 也都把SRAM代工一起包下來了囉?
07/11 12:37, 20F
→
07/11 12:42, , 22F
這篇文章的圖 感覺SRAM跟DRAM都做在processor的外面耶..
07/11 12:42, 22F
推
07/11 13:11, , 23F
可以在外面也可以在裡面啊,現在大多做在裡面
07/11 13:11, 23F
→
07/11 13:13, , 24F
應該說以做進去整合一起為優先, 有特殊考量才放外面y
07/11 13:13, 24F
→
07/11 13:57, , 25F
那既然都坐在裡面，為什麼還是比register慢呢?
07/11 13:57, 25F
推
07/11 14:15, , 26F
兩種的電路不一樣啊
07/11 14:15, 26F
推
07/11 15:14, , 27F
除了速度 你也要考慮面積呀
07/11 15:14, 27F
推
07/11 19:47, , 28F
Flash memory裡頭就有sram (6T)，當做program data register
07/11 19:47, 28F
→
07/11 19:48, , 29F
非常佔面積。附註: NOR flash。NAND Flash就用SRlatch
07/11 19:48, 29F
→
07/11 19:48, , 30F
cache用。
07/11 19:48, 30F
推
07/12 04:22, , 31F
不用那麼快 做那麼快浪費電嗎? 而且還有port數和cell
07/12 04:22, 31F
→
07/12 04:23, , 32F
數目的不同 sram做在那裡你googlee 一下圖片就看得出
07/12 04:23, 32F
→
07/12 04:23, , 33F
來了 那一塊一塊的就是SRAM
07/12 04:23, 33F
→
07/12 04:24, , 34F
樓上大大 為什麼要這樣設計 是因為可同時prgram一堆
07/12 04:24, 34F
→
07/12 04:24, , 35F
東西 而nor不用是吧?
07/12 04:24, 35F
→
07/12 04:25, , 36F
你回去看一下register 1st level 2nd level 3rd level
07/12 04:25, 36F
→
07/12 04:26, , 37F
cache就可以看得到為什麼 他沒比較快 一般cache
07/12 04:26, 37F
→
07/12 04:26, , 38F
delay 都是 0.5ns upward起跳
07/12 04:26, 38F
→
07/13 03:27, , 39F
感謝各位回答
07/13 03:27, 39F
→
07/14 03:37, , 40F
Register, cache和external static memory都是SRAM的6T
07/14 03:37, 40F
→
07/14 03:38, , 41F
cell. 但register的size小, 約32-64bytes. cache是k級的
07/14 03:38, 41F
→
07/14 03:40, , 42F
因此在BL和BLb的capactive loading上,register比較小,
07/14 03:40, 42F
→
07/14 03:42, , 43F
所以比cache快. cache速度L1>L2>L3也是因為array size
07/14 03:42, 43F
→
07/14 03:43, , 44F
capactive loading上, register<L1<L2<L3
07/14 03:43, 44F
→
07/21 11:08, , 45F
e-lan
07/21 11:08, 45F
‣ 更多 nnpo 的文章
文章代碼(AID): #1JlVkVJJ (Electronics)