[問題] 升壓電路選擇
我的輸入是 VDD 訊號,範圍是 0.9V~1.8V, 輸出要固定於約 3V.
也就是
0.9 <= VIN = VDD <= 1.8
VOUT = 3V (for all VIN)
目前我想到的是應用 DC-DC Converter boost 4 倍,然後用類似 LDO 的 regulator 概念
把 boost 過後的電壓分壓.
做法是以 Dickson charge pump DC-DC converter 接回授到一個比較器產生一個訊號去控
制一個 VCO 來產生控制 charge pump 切換的 clock.
因為面積考量,不考慮有用電感的 boost dc-dc converter,因而採用 charge pump 或
Cross-coupled switched capacitor 架構.
但是我對於固定 output 電壓於某個定值這件事情沒有 idea.
請問有人有做過類似要求的電路嗎?
要往哪個方向去找資料呢 ?
謝謝
--
思念,就是從記憶深處傳來的熟悉香味
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.43.38.119
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1403352884.A.78C.html
推
06/21 23:17, , 1F
06/21 23:17, 1F
推
06/22 06:27, , 2F
06/22 06:27, 2F
LDO 是降壓的,我要的是升壓的。
推
06/22 10:43, , 3F
06/22 10:43, 3F
推
06/22 18:36, , 4F
06/22 18:36, 4F
推
06/22 20:39, , 5F
06/22 20:39, 5F
→
06/22 20:39, , 6F
06/22 20:39, 6F
抱歉表達不清。
我的意思是 CP 出來的電壓經過電阻分壓後的電壓,接入比較器與 reference 電壓比較
比較器的輸出則控制 VCO 產生對應的 clock duty 去控制 CP
目的是因為我的 VDD 最高只能到 1.8V (範圍是0.9 ~ 1.8), 但是後面的電路需要的
VDD 是 3V 或 4V,所以需要這個電路把 VDD 升壓並且穩壓給後面電路用。
推
06/23 01:05, , 7F
06/23 01:05, 7F
→
06/23 01:06, , 8F
06/23 01:06, 8F
→
06/23 01:07, , 9F
06/23 01:07, 9F
可否請教是哪一篇論文呢 謝謝
※ 編輯: bulcas (211.22.107.55), 06/23/2014 08:44:51
※ 編輯: bulcas (211.22.107.55), 06/23/2014 08:50:27
推
06/23 12:57, , 10F
06/23 12:57, 10F
→
06/28 01:46, , 11F
06/28 01:46, 11F
→
06/28 01:47, , 12F
06/28 01:47, 12F
→
06/28 01:49, , 13F
06/28 01:49, 13F
→
06/28 01:49, , 14F
06/28 01:49, 14F
推
07/02 00:00, , 15F
07/02 00:00, 15F
→
07/02 00:01, , 16F
07/02 00:01, 16F
→
07/02 00:02, , 17F
07/02 00:02, 17F