[問題] 如何把數位訊號灌進FPGA裡做驗證

看板Electronics作者 (有沒有這麼無聊阿)時間10年前 (2014/06/03 16:54), 10年前編輯推噓3(3推 0噓 7→)
留言10則, 3人參與, 最新討論串1/1
我用verilog寫了一個電路 然後把他燒進FPGA裡面 型號是ALTERA DE3 這個電路有18個bits的input 1個clock 還有3bits的output 我把這些PIN腳都接到FPGA的GPIO裡了 請問 我需要一個取樣頻率為48k Hz的18bits輸入訊號 我該如何產生的這訊號然後灌進input裡面 然後如何驗證波形 logic analyzer可以做到嗎 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.22.18.24 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1401785689.A.864.html
推
06/03 18:09, , 1F
拿另外一片FPGA版寫一個產生器 產生輸入訊號!!~??
06/03 18:09, 1F
→
06/03 18:09, , 2F
這樣可以吧???
06/03 18:09, 2F
有, 我有想到這一個方法 不過我們實驗是只有一片 要跟其他實驗室的借或是把產生器寫在同一個板子上囧 所以想問問看還有其他方法嗎, 沒有應該就用這個方法了
推
06/03 18:25, , 3F
這東西的介面你一開始沒想好嗎? 如果要用在類比,就要先A/D
06/03 18:25, 3F
→
06/03 18:26, , 4F
如果用在數位,也要看你input是要同步訊號或非同步訊號
06/03 18:26, 4F
→
06/03 18:27, , 5F
如果視同一棵ic裡的不同module, 那就直接用verilog再寫一個Tx
06/03 18:27, 5F
→
06/03 18:28, , 6F
如果是外面非同步訊號,那你還得先做clock同步之類的
06/03 18:28, 6F
input的取樣頻率是48k Hz, 跟裡面的Clock頻率是一樣的 然後18bits是從外部parallel-in的 ※ 編輯: ul4ej9 (163.22.18.24), 06/03/2014 19:06:15
推
06/03 19:08, , 7F
只要不是來自於同一個clock來源 就算他頻率一樣
06/03 19:08, 7F
→
06/03 19:08, , 8F
也不能算是同步訊號
06/03 19:08, 8F
→
06/04 10:05, , 9F
只要你的logic analyzer可以產生你要的訊號灌進去就可以阿
06/04 10:05, 9F
→
06/04 10:07, , 10F
不然就做在同一個FPGA上 還能騙人家你說電路能自我測試= =
06/04 10:07, 10F
‣ 更多 ul4ej9 的文章
文章代碼(AID): #1JZOrPXa (Electronics)