[問題] verilog reset問題
各位大大好
我最近在寫碼錶上一個reset的功能
遇到了一個問題
下面是部分CODE
input reset;//按鈕reset 每按一次重設
input i_clk;
input i_rts;//原本的東西
reg r_reset=1'b0;
reg cnt=1'b0;
<版本一>
always @(reset)
begin
cnt<=0;
else
always @(posedge i_clk , negedge i_rts)
begin
if(i_rts==0 ) cnt<=0;
else cnt<=cnt+1b'1;
end
我在ModelSim compile沒問題 但在Quartus 說cnt不能設定2次
後來改了一下
<版本二>
always @(reset)
begin
if(cnt==0) r_reset<=1'b0;
else r_reset<=1'b1;
else
always @(posedge i_clk , negedge i_rts)
begin
if(i_rts==0 || r_reset==1'b1) cnt<=0;
else cnt<=cnt+1b'1;
end
我在ModelSim compile沒問題 但在Quartus 說
Error: Can't elaborate top-level user hierarchy
應該是不能讓r_reset和cnt放在兩個always上??
所以
請教各位大大要如何實做reset按鈕呢><
--
推 steven0529: 小學時會有人說要烙國中生打人 05/20 12:19
→ steven0529: 國中時會有人說要烙高中生打人... 05/20 12:19
→ imanikki: 可是高中沒人說要烙大學生打人 05/20 12:20
→ egg9: 因為大學生都在打魔獸吃泡麵 要烙的話也只會烙賽 05/20 12:22
推 youaten0112:因為大學生認為打人不會增加經驗值也不會掉寶..... 05/20 12:26
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.164.147.127
※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1401474948.A.4E0.html
推
05/31 12:45, , 1F
05/31 12:45, 1F
→
05/31 12:46, , 2F
05/31 12:46, 2F
推
05/31 12:49, , 3F
05/31 12:49, 3F
→
05/31 12:50, , 4F
05/31 12:50, 4F
推
05/31 16:02, , 5F
05/31 16:02, 5F
→
05/31 16:02, , 6F
05/31 16:02, 6F
→
05/31 16:03, , 7F
05/31 16:03, 7F
→
05/31 16:03, , 8F
05/31 16:03, 8F
→
05/31 16:03, , 9F
05/31 16:03, 9F
→
06/01 00:44, , 10F
06/01 00:44, 10F
→
06/01 00:45, , 11F
06/01 00:45, 11F
→
06/01 00:46, , 12F
06/01 00:46, 12F
→
06/01 00:46, , 13F
06/01 00:46, 13F
→
06/01 00:47, , 14F
06/01 00:47, 14F
→
06/08 23:05, , 15F
06/08 23:05, 15F
→
06/08 23:05, , 16F
06/08 23:05, 16F
討論串 (同標題文章)
以下文章回應了本文:
完整討論串 (本文為第 1 之 2 篇):