[問題] OP設計問題PM和I

看板Electronics作者 (安卓)時間11年前 (2014/04/17 14:33), 11年前編輯推噓7(7推 0噓 7→)
留言14則, 5人參與, 最新討論串1/1
各位版上的前輩好， 我現在在設計一個OP 架構是選two-stage OP 這一個架構UGB固定下，PM是由第二級input的gm決定 可是我在設計時發現一個問題： 在OP的偏壓決定後(該顆MOS的vds由Vcm決定，vgs則由第一級的輸出電壓決定)， 我發現很難設計gm， 當gm達到PM的要求時， 電流會遠大於SR的要求， 請問在這個狀況下要怎麼設計讓gm提高電流不增加呢？ 謝謝各位前輩們！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.116.20.33 ※ 文章網址: http://www.ptt.cc/bbs/Electronics/M.1397716425.A.FBD.html
→
04/17 16:07, , 1F
subthreshold region?
04/17 16:07, 1F
d大您好 沒有操作在subthreshold region， 都還在sat. ※ 編輯: h94jo3cl4 (140.116.20.33), 04/17/2014 16:17:16
推
04/17 18:18, , 2F
d大的意思應該是電流固定的情況MOS工作在sub region的gm
04/17 18:18, 2F
→
04/17 18:19, , 3F
會比sat. region大吧?你在做高類作業吼~~
04/17 18:19, 3F
可是在sub region製程檔的參數不是沒有很準嗎？ 請問實際上會這麼設計嗎？
推
04/17 23:35, , 4F
老實說我覺得你用第二級gm去弄pm 很糟
04/17 23:35, 4F
→
04/17 23:36, , 5F
我猜你的compensation根本沒做好
04/17 23:36, 5F
因為我的設計流程是先透過SR決定電流， 用UGB和PM分別去估兩級輸入的gm 再用gm/id method掃發現要這個gm下I會很大... 所以才再想有沒有辦法在gm相同下把I變小
推
04/18 01:01, , 6F
遠大於SR的要求 不就過關了嗎
04/18 01:01, 6F
推
04/18 03:33, , 7F
老闆會跟你說 電流不用錢喔?
04/18 03:33, 7F
→
04/18 15:20, , 8F
反正學校咩
04/18 15:20, 8F
的確是過關了XD 不過我想把電流做小一點，畢竟SR不需要這麼大 謝謝各位前輩們！ ※ 編輯: h94jo3cl4 (113.128.166.49), 04/18/2014 22:39:59
推
04/18 22:38, , 9F
老師應該要說 耗電少的有加分憂 揪咪
04/18 22:38, 9F
其實我沒有修這堂課，只是無聊拿別人的作業來做看看... ※ 編輯: h94jo3cl4 (113.128.166.49), 04/18/2014 22:41:58
→
04/19 17:07, , 10F
用SR 去估input電流呢?
04/19 17:07, 10F
推
04/21 00:23, , 11F
你就把W/L弄到很大gm/id就會大了
04/21 00:23, 11F
→
04/21 00:24, , 12F
只是gm/id不會無限大 卡在20幾就上不去了
04/21 00:24, 12F
這麼做就可以了！ 謝謝前輩！ 只是我另外發現這麼做的話輸出級的ro也會跟著增加， 所以gain也跟著變大了， 請問是不是沒辦法把gain降低來減少功耗呢？(因為電流都被SR卡死了) ※ 編輯: h94jo3cl4 (140.116.20.223), 04/21/2014 22:09:11
推
04/22 08:59, , 13F
DC gain跟功耗　無任何關係　你可以再check一下
04/22 08:59, 13F
→
04/22 09:00, , 14F
DC gain大小不影響高頻的表現
04/22 09:00, 14F
所以DC gain很高就讓他很高沒關係囉(感覺有點浪費 想說是不是可以把DC gain降低一點點來增加別的效能 謝謝前輩！ ※ 編輯: h94jo3cl4 (140.116.20.223), 04/22/2014 15:03:06
‣ 更多 h94jo3cl4 的文章
文章代碼(AID): #1JJtN9-z (Electronics)