[問題] unity gain OP的輸出電阻?
請教各位一個問題:
如果把一個OP連接成unity gain的形式，
是否就可以當成buffer電路呢?
昨天有唸到一個2-stage CMOS OP的電路分析文章，
第一級是用標準active load單端輸出的differential amplifier，
第二級則是用active load的common source amplifier，
該文作者提到只要把輸出端拉回其中一個輸入端，
就可以當成unity gain buffer電路來使用。
但我的想法是：
因為common source amplifier的輸出電阻很大，
這個OP並不是一個接近理想的設計，
所以應該在common source amplifier之後再接一級common drain讓輸出電阻降低，
之後再從common drain的輸出端拉回輸入端，
這樣才能把這個OP當成unity gain buffer來使用。
請問我的觀念是正確的嗎？
另外假設作者所寫的是正確的，
那輸出電阻很低這個特性要怎麼從電路上面來解釋呢?
(輸出電阻很大，拉回輸入端看到gate電阻也很大，好像都想不出為何輸出電阻會很低??)
希望各位高手能幫忙解答，謝謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 1.165.252.43
推
01/08 20:30, , 1F
01/08 20:30, 1F
→
01/08 20:31, , 2F
01/08 20:31, 2F
→
01/08 21:03, , 3F
01/08 21:03, 3F
推
01/08 22:34, , 4F
01/08 22:34, 4F
→
01/09 10:22, , 5F
01/09 10:22, 5F