[問題] 關於除2電路設計

看板Electronics作者 (Harry)時間12年前 (2013/11/25 21:01), 編輯推噓0(0推 0噓 5→)
留言5則, 4人參與, 最新討論串1/1
各位大大好： 我想問一下除2電路要怎麼設計 才可以讓其除出來的訊號的rising 時間點跟原訊號是一樣的？因為似乎 這跟DFF 的輸出一開始是0或1有關。 謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 223.140.82.202
→
11/25 22:59, , 1F
preset...
11/25 22:59, 1F
→
11/26 01:12, , 2F
不是直接LSB不要1bit就是除2的值了嗎 原PO是要問這個嗎??
11/26 01:12, 2F
→
11/26 13:50, , 3F
倒數..
11/26 13:50, 3F
→
11/26 20:34, , 4F
我是要做clock buffer的。
11/26 20:34, 4F
→
11/26 20:35, , 5F
倒數應該…不行吧？
11/26 20:35, 5F
‣ 更多 chenkaihsu 的文章
文章代碼(AID): #1IaqeN12 (Electronics)