[問題] 在兩級 OP 中改善 misnatch

看板Electronics作者 (神采飛揚)時間12年前 (2013/11/17 19:48), 編輯推噓5(5推 0噓 9→)
留言14則, 6人參與, 最新討論串1/1
小弟最近被問到在兩級 OP 中，如何只調整第二級那顆造成增益的 MOS (非 current mirror 那顆)來改善因第一級的 input pair 造成的 mismatch? 我目前想到的改善第一級的 mismatch 的方法是讓 input pair 吃更大 VGS 和同步增大 W. L, 但是這就動到第一級。 我想不透如何只動第二級的那顆 mos 來改善第一級的 mismatch? 請各位前輩指導小弟，謝謝。 -- Sent from my Android -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 223.143.188.149
推
11/17 19:54, , 1F
主要是讓第1級load的vds相同,降低systematic mismatch
11/17 19:54, 1F
→
11/17 20:20, , 2F
這樣還是動第一級欸，還是說我理解錯誤? 可以請您說詳細點
11/17 20:20, 2F
→
11/17 20:20, , 3F
嗎?
11/17 20:20, 3F
→
11/17 20:37, , 4F
標題misnatch，內文musmatch...
11/17 20:37, 4F
筆誤 ※ 編輯: bulcas 來自: 61.231.108.149 (11/17 22:43)
推
11/17 23:06, , 5F
這問題蠻有趣的 電路是single-end還是fully differential
11/17 23:06, 5F
differential-in single-out ※ 編輯: bulcas 來自: 61.231.108.149 (11/17 23:11)
推
11/18 01:06, , 6F
systematic offset 電子學課本有寫吧
11/18 01:06, 6F
推
11/18 11:54, , 7F
我覺得這問題不是描述得很清楚
11/18 11:54, 7F
→
11/18 11:55, , 8F
因為，第一級的mismatch是描述哪一種mismatch?
11/18 11:55, 8F
→
11/18 11:55, , 9F
如果是製程上的mismatch，你根本無法預估它是落在哪個點
11/18 11:55, 9F
→
11/18 11:55, , 10F
你只能估計它的範圍　那刻意在第二級的size不一樣
11/18 11:55, 10F
→
11/18 11:56, , 11F
你就是刻意做在某一邊　那就是觀念錯誤
11/18 11:56, 11F
推
11/18 11:57, , 12F
要馬他在問別的　要馬就是亂問　要馬就是特殊應用
11/18 11:57, 12F
→
11/18 11:58, , 13F
如果是考systematic mismatch，刻意讓第二級VGS跟第一級load
11/18 11:58, 13F
→
11/18 11:59, , 14F
一樣，就是標準的作法了
11/18 11:59, 14F
‣ 更多 bulcas 的文章
文章代碼(AID): #1IYApoe1 (Electronics)