[問題] current bias請教

看板Electronics作者 (xXx)時間12年前 (2013/10/30 19:18), 編輯推噓2(2推 0噓 3→)
留言5則, 3人參與, 最新討論串1/1
http://ppt.cc/8CXa 如圖 一直很好奇 我個人比較常看到電阻放在pmos上面 不過教科書都有電阻放在nmos下面的 請問差別在哪? 不太知道應該用什麼關鍵字查這個問題 所以想請教各位! 謝謝大家撥空回答 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.64.119
推
10/30 19:29, , 1F
Body Effect
10/30 19:29, 1F
推
10/30 20:21, , 2F
constant gm的推導是建立在兩邊電流一樣Vt一樣，用PMOS做
10/30 20:21, 2F
→
10/30 20:22, , 3F
可以在Layout的時候把Body接再一起，消除Body effect
10/30 20:22, 3F
→
10/31 00:32, , 4F
原來是這樣子!豁然開朗~謝謝
10/31 00:32, 4F
→
10/31 00:43, , 5F
可是接Pmos，受vdd雜訊影響會不會相當較嚴重？
10/31 00:43, 5F
‣ 更多 acespeed 的文章
文章代碼(AID): #1ISEhn7S (Electronics)