[問題] PCB上低壓LDO問題
各位版大好，小弟因實驗室power noise level有點大，
想要借由電池模組來做出低noise的power，
待測電路需要大概0.4V-1V左右，
但市售LDO多半高於1V的輸出電壓，
若小於1V的LDO則PSRR太低，
試問有何解法?
我想到幾種方法
1.將LDO Vout直接做電阻分壓取分壓後的電壓接到待測物，
但與另一電阻分壓回授路徑不同，這樣會有穩壓效果嗎?
2.將LDO之gnd獨立成負壓使得Vout在我想要的位準，
但負壓與整個PCB的gnd plane該如何處理?
另一問題
若待測物需要Vrefp, Vcm, Vrefn這三種位準電壓分別為1V,0.5V,0V
試問
1.Vrefn直接接到gnd plane就好?還是與Vrefp該組LDO的gnd相接?
2.Vcm為(Vrefp+Vrefn)/2，是否直接從Vrefp該組LDO做分壓即可?
煩請前輩指教，謝謝。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.231.65.20
→
10/16 22:21, , 1F
10/16 22:21, 1F
→
10/16 23:23, , 2F
10/16 23:23, 2F
→
10/16 23:23, , 3F
10/16 23:23, 3F
→
10/17 00:25, , 4F
10/17 00:25, 4F
→
10/17 00:26, , 5F
10/17 00:26, 5F
→
10/17 10:12, , 6F
10/17 10:12, 6F
→
10/17 17:06, , 7F
10/17 17:06, 7F
→
10/17 17:07, , 8F
10/17 17:07, 8F
→
10/17 17:07, , 9F
10/17 17:07, 9F
→
10/17 17:08, , 10F
10/17 17:08, 10F
→
10/17 21:09, , 11F
10/17 21:09, 11F
→
10/18 23:56, , 12F
10/18 23:56, 12F
→
10/18 23:56, , 13F
10/18 23:56, 13F
→
10/19 17:16, , 14F
10/19 17:16, 14F