[請益] 單晶片電路中pull high電阻的疑問
大家好，
請問一般單晶片的應用電路中，
GPIO接出來到別的元件或裝置，
常會有接電阻pull high到系統電源(以下標作VCC)或pull low到地，
然後因阻值不同而造成不同的特性，
譬如使用200 ohm或200K ohm 的pull high 電阻，
1.何者"pull high的能力較強"?
( 這句話的意思是說因為從VCC上串一顆電阻造成分壓，
導致GPIO端的電位改變嗎?
假設GPIO default為high,
VCC是3.3V,
所以pull high電阻應該用越小這樣才不會造成GPIO端的電壓過低，
導致hi/low 準位判定失效? )
2.何者較耗電?
電阻越小的話從VCC流進來的電流越多所以越耗電?
3.若連接的不是GPIO而是像I2C, UART這類的port,
何者會讓波形變形較嚴重?
抱歉小弟是半路出家軟體轉韌體, 欠缺這類的基礎知識....
謝謝~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 36.229.3.243
※ neutopia:轉錄至看板 ASM 09/19 09:27
推
09/19 09:32, , 1F
09/19 09:32, 1F