[問題] 請問T25HVG2製程strap dummy問題

看板Electronics作者 (忘了)時間10年前 (2013/09/11 20:12), 編輯推噓0(0推 0噓 0→)
留言0則, 0人參與, 最新討論串1/1
小弟不才，最近在Layout T25HVG2製程時遇到DRC rule的問題， rule名稱是HVLUP.7說:strap dummy 必須畫在I/O HV MOS 跟內部電路 之間，請問各位高手大大如何畫strap dummy? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.120.90.130
‣ 更多 pickpocket 的文章
文章代碼(AID): #1IC5uWpo (Electronics)