[問題] RTC(32k) PLL

看板Electronics作者 (可樂果)時間11年前 (2013/07/07 22:14), 編輯推噓1(1推 0噓 1→)
留言2則, 2人參與, 最新討論串1/1
請問大家有設計過..輸入參考頻率=32.768K的ＰＬＬ嗎？ 目前模擬結果..Vctrl最後可以收斂成一個ＤＣ電壓(看起來有鎖定)... 但ref_clk和feb_clk還有1ns差距..是充放電時間太短? 可是Jitter大約3ns..(波形疊起來看) 目前不知道哪裡有問題？ ..請各位高手幫幫忙..Orz 模擬參數如下： Icp=50u/div=600/Kvco=60M/BW＝3.2768K Cp=45.3n Rp=4.3k Cs=3n -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 219.84.235.172
→
07/08 14:16, , 1F
總覺得是ref與feb的path上面loading不一樣導致的...
07/08 14:16, 1F
推
07/14 00:12, , 2F
是不是 REF 太慢 漏電大阿~
07/14 00:12, 2F
※ 編輯: laker020 來自: 219.84.235.172 (07/14 22:54)
‣ 更多 laker020 的文章
文章代碼(AID): #1HsNVL2N (Electronics)