[問題] pipeline使的net area過大
最近寫完電路之後，合成跑完之後看area report，
我的net area是我的cell area的10倍左右。
上一次發生這種問題是儲存單元只用reg寫，改成memory compiler產生的
memory，面積就會改善很多。
但是這次pipeline不可能用memory compiler去取代
想請教一下各位大大有甚麼好方法解決嗎??
感謝
--
第一話:似乎在哪篇PAPER見過的樣子 第二話:那真是太令人高興了
第三話:已經沒甚麼好害怕了(斷頭 第四話:研究、畢業，都是存在的
第五話:怎麼可能會後悔呢 第六話:這種事絕對很奇怪啊
第七話:你能創造真正的論文嗎? 第八話:我，真是個笨蛋
第九話:那樣的事，老師都丟給學生做 第十話:再也不依靠任何人了
第十一話:最後留下的研究生 第十二話:我最要好的畢業證書...
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 123.193.20.26
→
05/30 14:32, , 1F
05/30 14:32, 1F
所以說APR後，面積才比較準確?
※ 編輯: mark643kimo 來自: 140.112.48.70 (05/30 14:36)
→
05/30 23:18, , 2F
05/30 23:18, 2F
→
05/30 23:19, , 3F
05/30 23:19, 3F
→
05/31 02:24, , 4F
05/31 02:24, 4F