[問題] 有關inverter之delay

看板Electronics作者 (劍逼)時間11年前 (2013/05/26 02:35), 編輯推噓6(6推 0噓 8→)
留言14則, 10人參與, 最新討論串1/1
想請問一下板上的大大 根據大家的經驗 inverter串在layout的時候 1.用一顆一顆電晶體去lay 2.共用source的lay法 哪一個在postsim的時候會比較接近presim的結果 感謝大家的回答 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.44.101.23
推
05/26 02:58, , 1F
2
05/26 02:58, 1F
→
05/26 10:20, , 2F
我指的是準不是快喔 因為要做delay cell
05/26 10:20, 2F
推
05/26 15:01, , 3F
1
05/26 15:01, 3F
推
05/26 16:12, , 4F
1
05/26 16:12, 4F
推
05/26 21:58, , 5F
2吧! 寄生的component會比較少阿
05/26 21:58, 5F
→
05/27 01:09, , 6F
1. post-sim抽出來的netlist會把mos一顆一顆拆開 沒有multi
05/27 01:09, 6F
→
05/27 01:10, , 7F
finger了 但是layout實際上如果你有畫共用 實際上晶片就跟
05/27 01:10, 7F
→
05/27 01:11, , 8F
post-sim也不同 所以我覺得pre-sim的mos+post-sim的RC才比
05/27 01:11, 8F
→
05/27 01:11, , 9F
較準 個人意見僅供參考
05/27 01:11, 9F
推
05/27 08:21, , 10F
digital delay cell怎麼做才準?尤其在PVT?沒adaptive?
05/27 08:21, 10F
→
05/27 21:22, , 11F
我覺得是2
05/27 21:22, 11F
推
05/28 21:35, , 12F
2, 外加dummy delay cell(把這些做成穩壓cell)
05/28 21:35, 12F
→
08/13 19:39, , 13F
08/13 19:39, 13F
→
09/17 23:32, , 14F
2吧! 寄生的comp https://daxiv.com
09/17 23:32, 14F
‣ 更多 a29831287 的文章
文章代碼(AID): #1HeGHo-J (Electronics)