[問題] MOS漏電問題

看板Electronics作者 (小志)時間11年前 (2013/05/22 20:08), 編輯推噓9(9推 0噓 15→)
留言24則, 10人參與, 最新討論串1/1
請問 我在0.18um HSPICE模擬中 MOS在關閉時 會有數百f的漏電 這個漏電只會跟Vds以及Body電壓有關 我改W/L, 換corner, 用3.3V device, 改gate電壓 都不會改變這個漏電量 最奇怪的事是 我換成0.35um製程 漏電量居然還是一樣 不知道是哪裡出問題 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.171.23.77
推
05/22 20:11, , 1F
本來就有 GIDL current
05/22 20:11, 1F
→
05/22 20:36, , 2F
0.35um, 0.18um, 3.3V decice oxide厚度不一樣
05/22 20:36, 2F
→
05/22 20:36, , 3F
GIDL current 會一樣嗎??
05/22 20:36, 3F
推
05/22 20:47, , 4F
300fA/顆，1000顆才0.3uA，你覺得你很在意?
05/22 20:47, 4F
→
05/22 20:52, , 5F
滿在意的 因為我的電容式DAC要維持100ms LSB:500uV
05/22 20:52, 5F
推
05/22 22:21, , 6F
用 stack mos吧，如果速度要求不高的話
05/22 22:21, 6F
推
05/22 23:48, , 7F
device到這個level的時候 model已經不準了
05/22 23:48, 7F
→
05/22 23:48, , 8F
我的經驗是實際上漏電流量會比模擬小
05/22 23:48, 8F
→
05/22 23:48, , 9F
但是勸你能改設計就改設計 0.1秒這種東西XDD...
05/22 23:48, 9F
→
05/22 23:49, , 10F
另外body不要拉出來 百分之百出事
05/22 23:49, 10F
推
05/22 23:50, , 11F
0.1秒......沒看過這麼慢的......QQ
05/22 23:50, 11F
推
05/22 23:53, , 12F
1秒0.5mV......
05/22 23:53, 12F
→
05/23 00:38, , 13F
哈哈 看來只能想辦法改設計 QQ
05/23 00:38, 13F
推
05/23 11:56, , 14F
你想辦法用high threshold device也行 看你敢不敢玩bulk摟
05/23 11:56, 14F
→
05/23 12:22, , 15F
這跟你spice的設定有關係 查查gmin
05/23 12:22, 15F
→
05/23 15:04, , 16F
恩Spice設定 我研究看看
05/23 15:04, 16F
推
05/23 16:11, , 17F
這漏電如果加高溫應該會更明顯
05/23 16:11, 17F
推
05/23 19:43, , 18F
而且坦白講　你的DAC頻率那麼慢　表示你sample也很慢
05/23 19:43, 18F
→
05/23 19:44, , 19F
你的東西是什麼信號　不怕aliasing的問題嗎　XD
05/23 19:44, 19F
→
05/23 19:44, , 20F
另外10Hz的clock要生成也是很麻煩
05/23 19:44, 20F
→
05/24 18:16, , 21F
DAC是拿來feedback控制其他電路用的
05/24 18:16, 21F
→
05/24 18:19, , 22F
對 高溫下漏電會增加很多
05/24 18:19, 22F
→
08/13 19:39, , 23F
對 高溫下漏電會增加很 https://noxiv.com
08/13 19:39, 23F
→
09/17 23:32, , 24F
本來就有 GIDL c https://daxiv.com
09/17 23:32, 24F
‣ 更多 CYCUTalker 的文章
文章代碼(AID): #1HdBLFer (Electronics)