[問題] counter設計
小弟最近修VLSI突然被要求設計一個4bit COUNTER
馬上就要到diedline了...(剩不到1天)
只是小弟不才
之前數位邏輯沒有學得很精
所以想不出電路圖要怎麼達成設計需求
這次的功課是臨時出現
加上其他課程幾乎都在考試
在有限的時間內也上網找了些資料
可是資料很混亂 而且常常功能不一
有點急 才來這邊詢問
如果時間夠的話
我會想辦法弄懂架構
目前小弟已經先弄好了dff 做好的DFF之input已經有同步reset(clk正緣時觸發)
所以我的DFF input有D,clk,reset(同步的) output 有 Q,Q_bar
還有一些簡單邏輯閘 AND OR NOR NAND 也都建好了SYMBOL
準備把他們拼湊起來
不過就是不知道符合要求功能的電路長怎樣..
畫不出電路圖
所以也無法做下去
小弟跑畫LAYOUT跑 DRC LVS POST-SIM 都還ok
可是現在卡在前面
4Bits counter要求功能如下
input要有如下 都是同步訊號 clk正緣時觸發
1. 有U/D 可以分別上數下數 U/D=1時上數 =0時下數 clk正緣時觸發
2. 有enable enable為0時停止計數 為1時繼續計數 clk正緣時觸發
3. 有reset reset為1時 out[3:0]=0000 clk正緣時觸發
4. 有load load為1時 out[3:0]會載入data in[3:0]之值 clk正緣時觸發
5. 有data in[3:0]與上述相同
output
輸出就是很簡單的4bit(計數的結果值)
不需要有carry out
懇請各位高手解惑 電路圖
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.40.163.222
推
05/02 08:10, , 1F
05/02 08:10, 1F
→
05/02 16:20, , 2F
05/02 16:20, 2F
→
05/02 16:22, , 3F
05/02 16:22, 3F
推
05/02 21:31, , 4F
05/02 21:31, 4F