[問題] Wire Load Model

看板Electronics作者 (AnRedR)時間12年前 (2013/04/20 01:27), 編輯推噓2(2推 0噓 4→)
留言6則, 4人參與, 最新討論串1/1
在CIC上的Arm TSMC 90nm的cell library 裡面有6組wire load model可以選 其中有tsmc090_wl10, tsmc090_wl20, ..., tsmc090wl50, ForQA等名稱 想請問這些名稱上有什麼涵義嗎?(例如wlxx的數字代表什麼意思? ForQA又是什麼意思?) 另外還想請問現在Design Compiler有topographical可以使用 那是否就可以完全拋棄wire load model?(學校是教WLM但是CIC是建議使用topo) 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 118.170.163.133 ※ 編輯: AnRedR 來自: 118.170.10.162 (04/20 13:07)
推
04/20 13:14, , 1F
topo mode would use delay from roughly P&R..rd manual
04/20 13:14, 1F
→
04/20 23:14, , 2F
WLM的數字跟延遲計算有關 有些lib會寫怎麼選 像是用面積
04/20 23:14, 2F
→
04/20 23:14, , 3F
雖然是建議用topo 但沒有相對應的檔案也無計可施
04/20 23:14, 3F
→
04/21 00:02, , 4F
感謝兩位版友熱情回覆 @uxijgil:但是這個lib似乎剛好沒有寫
04/21 00:02, 4F
推
04/21 13:18, , 5F
用topo要買license阿 公司沒錢買也是白搭 WLM不准 STA出來
04/21 13:18, 5F
→
04/21 13:18, , 6F
也是假的，不進APR都是白搭，所以就隨便選吧
04/21 13:18, 6F
‣ 更多 AnRedR 的文章
文章代碼(AID): #1HSNwBzJ (Electronics)