[問題] BJT mismatch issue

看板Electronics作者時間12年前 (2013/04/07 15:52), 編輯推噓1(1推 0噓 5→)
留言6則, 2人參與, 最新討論串1/1
請教一下版上先進 目前小弟被問一個棘手問題 就是在bandgap模擬時 如何考慮BJT mismatch影響 雖然可以利用layout方式讓兩路變異方向相同 但在BJT元件大小的選取上卡住 選越大的元件產生的變異越小 這樣電路不是較精準 但為何一般都是選最小顆的居多 撇除Beta以及面積考量以外 另外再請教個問題為何模擬跑變異時 只需跑typical不需跑其他corner? 感謝 -- 很明顯的 我有變異強迫症 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.130.47.130
→
04/07 15:53, , 1F
請教一下有人把BJT變異加進模擬跑的嗎? 感謝!
04/07 15:53, 1F
推
04/07 23:46, , 2F
變異是在同一個chip上變異　corner是在不同chip上變異
04/07 23:46, 2F
→
04/07 23:46, , 3F
mismatch參數跟corner參數是兩個獨立的model
04/07 23:46, 3F
→
04/07 23:47, , 4F
不管你在哪個corner跑 mismatch的結果都應該相同
04/07 23:47, 4F
→
04/12 10:44, , 5F
目前查到都經驗法則居多 可能要剋很古老的才會比較有方向..
04/12 10:44, 5F
→
04/12 10:44, , 6F
感謝樓上回答
04/12 10:44, 6F
‣ 更多 wody 的文章
文章代碼(AID): #1HOIN935 (Electronics)