[問題] LVS驗證ok PEX卻出現LVS錯誤

看板Electronics作者 (凱薩琳?!)時間13年前 (2013/02/26 16:30), 編輯推噓2(2推 0噓 1→)
留言3則, 3人參與, 最新討論串1/1
請問板上的大家 有沒有遇過 做LVS的驗證是OK的但做PEX時卻又出現LVS的錯誤 的情形 目前電路core的部分layout完成後做LVS的驗證跟PEX都是OK的 而整個電路含Pad一起做LVS也是OK的(flat跟hierachy都有過) 但跑PEX的時候卻出現LVS的錯誤 report檔顯示layout中的類比VSS與數位VSS被認成同一點 但在layout裡面我已經有用psub2分別框住不同的VSS 請問有人遇過類似的情形嗎 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.14.167
推
02/26 21:30, , 1F
可能是你的PSUB2框到了最外框的RING!0.0
02/26 21:30, 1F
推
02/27 01:57, , 2F
有框PSUB2的Layout來瞧瞧嗎?
02/27 01:57, 2F
→
02/27 15:41, , 3F
真的如一樓所說的!!! 感謝
02/27 15:41, 3F
‣ 更多 castlelin 的文章
文章代碼(AID): #1HB7AWYv (Electronics)