[問題] corner SF下的電路很奇怪...
前輩們好,
我在做專題是使用cic018的製成(Version 1.0),
在corner SF下,比較器跟sample and hold的波形跟我想要的都不一樣,
(除了corner SS下跑得比較慢,其他corner都沒有問題)
甚至比較器全部的電晶體都操作在cutoff
於是我在corner SF下只跑一個inverter,
結果跑出來的波形根本不是inverter的波形...
http://ppt.cc/wnRg
有沒有可能是製成檔的問題呢?
謝謝前輩們
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.116.1.134
推
02/16 14:51, , 1F
02/16 14:51, 1F
請問前輩有可能是什麼問題呢?
我inverter的size W是0.5/0.25um,L是0.18um
※ 編輯: h94jo3cl4 來自: 140.116.1.134 (02/16 14:56)
→
02/16 16:50, , 2F
02/16 16:50, 2F
→
02/16 16:51, , 3F
02/16 16:51, 3F
換了另外一個製成之後的確就沒問題了耶...
推
02/16 20:05, , 4F
02/16 20:05, 4F
.LIB 'cic018.l' TT
.SUBCKT INV VII VIO VDD GND
MI1 VIO VII VDD VDD p_18 W=0.5u L=0.18u
MI2 VIO VII GND GND n_18 W=0.25u L=0.18u
.ENDS
X1 CLKS CLKSB VDD GND INV
VCLKS CLKS GND PWL ( 0n 1.8, 0.5n 1.8, 0.5001n 0, 2.2n 0,2.2001n 1.8,3n 1.8
3.001n 0 )
VDD VDD GND 1.8v
.TRAN 0.01n 5n
.OP
.END
我有照另一位丟水球給我的前輩說得把W、L變大,就有改善了,
可是我不知道為什麼...
謝謝各位前輩們!
※ 編輯: h94jo3cl4 來自: 114.39.199.56 (02/16 22:53)
推
02/16 23:29, , 5F
02/16 23:29, 5F
GND改成0也是一樣...
→
02/16 23:31, , 6F
02/16 23:31, 6F
→
02/16 23:32, , 7F
02/16 23:32, 7F
→
02/16 23:32, , 8F
02/16 23:32, 8F
→
02/16 23:32, , 9F
02/16 23:32, 9F
*1.8V NMOS
+ DTOX_N_18 = 0.0500E+00 DXL_N_18 = 1.5000E-08
+ DXW_N_18 = -1.0500E-08 DVTH0_N_18 = 1.5000E-02
+ DU0_N_18 = -5.0500E+00 DLVTH0_N_18 = 1.5000E-03
+ DWVTH0_N_18 = 4.7500E-03 DWU0_N_18 = -2.5000E+00
+ DPVTH0_N_18 = -5.5500E-04 DPVSAT_N_18 = 6.5000E+01
+ DCGDO_N_18 = 0.0500E+00 DCGSO_N_18 = 0.5000E+00
+ DCJ_N_18 = 1.0500E-04 DCJSW_N_18 = 1.5400E-11
+ DCJGATE_N_18 = 5.0500E-11
*1.8V PMOS
+ DTOX_P_18 = 0.3000E+00 DU0_P_18 = 2.5000E+00
+ DXL_P_18 = -4.3000E-09 DXW_P_18 = 1.5000E-08
+ DVTH0_P_18 = 1.3000E-02 DLVTH0_P_18 = -3.5000E-04
+ DWVTH0_P_18 = 3.3000E-03
+ DPVTH0_P_18 = 9.3000E-05 DPVSAT_P_18 = -3.5000E+01
+ DCGDO_P_18 = 0.3000E+00
+ DCGSO_P_18 = 0.3000E+00 DCJ_P_18 = -1.5400E-04
+ DCJSW_P_18 = -1.3400E-11 DCJGATE_P_18 = -4.5000E-11
其實我看不懂...
謝謝前輩們!!!
※ 編輯: h94jo3cl4 來自: 114.40.87.129 (02/17 09:33)