[問題] verilog 語法簡化問題
我在寫一個VGA控制的code
裡面有一段
vga_g <= (X==1 && Y>=image[1] &&Y<=image[3])?255:
(X==3 &&Y>=image[3] &&Y<=image[5])?255:
(X==5 &&Y>=image[5] &&Y<=image[7])?255:
(X==7 &&Y>=image[7] &&Y<=image[9])?255:
(X==9 &&Y>=image[9] &&Y<=image[11])?255:
(X==11 &&Y>=image[11] &&Y<=image[13])?255:0;
想將 vga_g在上述的座標下為255 其餘為0
我試過for if 之類的方式 都沒辦法讓顯示的畫面跟上面的code相同
請問版上各位高手 能指點一下嗎? 謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 120.126.41.70
推
01/20 21:11, , 1F
01/20 21:11, 1F