[問題] 電流輸出的DAC算是高阻信號源嗎?

看板Electronics作者delaluna (σﾟ▽ﾟ)σ)時間13年前 (2012/12/31 01:39)推噓5(5推 0噓 10→)

留言15則, 3人參與討論串1/1

想請教各位電流輸出型的DAC考否將之model成一個電流源? 而理想電流源擁有無限大的輸出阻抗(? 像這顆晶片http://tinyurl.com/adtvq5h 擁有1k歐姆的輸出阻抗不過這是R-2R ladder型的不知道sigma-delta型的晶片在這方面是不是有不一樣的特性? 像是這顆http://tinyurl.com/bhd8rf8 而我想了解的是DAC的輸出阻抗應該對挑選前端的op buffer(I/V converter)有影響因通常信號源阻抗高於1k歐姆時使用FET輸入型的op在這個場合其noise perf.佔有優勢等同"吃"掉比較少的最小位bit數(resolution) -- 作者 OGCOGCOGC (BLUE SKY HEAVEN) 站內 Gossiping 標題 [新聞] 蘭嶼核廢料大外洩儲桶腐蝕工人竟徒手處理時間 Thu Oct 25 17:15:13 2012 ───────────────────────────────────────

噓

ro1234

10/25 17:27,

10/25 17:27

噓

signm

10/25 17:28,

10/25 17:28

-- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.207.212

推

jamtu

12/31 20:17, , 1^F

12/31 20:17, 1^F

→

jamtu

12/31 20:17, , 2^F

12/31 20:17, 2^F

一般的op amp I/V轉換如下圖 http://tinyurl.com/amgn6sq 這個理想上應該就是輸入阻抗為0吧 (反向組態Rin=0)

推

jamtu

12/31 21:55, , 3^F

12/31 21:55, 3^F

這顆op datasheet http://tinyurl.com/atrut9t p.12 figure.41有提到信號源阻抗對noise的影響 BJT輸入型的輸入阻抗低且current noise density較高在buffering這種DAC的時候會不會有不良的影響?

推

jamtu

01/01 00:59, , 4^F

01/01 00:59, 4^F

我想這個如果在最嚴苛的應用上會是個trade-off吧 FET輸入級有高輸入阻抗、低電流雜訊的優點但是在dynamic performance上往往是BJT輸入級較佳 (偏壓電流大，transconductance及線性度較高，slew rate也較高) ※ 編輯: delaluna 來自: 140.114.207.212 (01/01 03:41)

推

jamtu

01/01 07:07, , 5^F

01/01 07:07, 5^F

→

proach

01/01 16:53, , 6^F

01/01 16:53, 6^F

是說op輸入阻抗遠大於雜訊源的時候 voltage noise will dominate? 可是上面那張datasheet所說的OPA211 其輸入阻抗也有20k歐姆還是說所謂的"遠大於"是像FET輸入型的有1T歐姆的阻抗才夠? ※ 編輯: delaluna 來自: 140.114.207.212 (01/01 17:23)

→

proach

01/01 19:07, , 7^F

01/01 19:07, 7^F

→

proach

01/01 19:08, , 8^F

01/01 19:08, 8^F

推

jamtu

01/01 19:58, , 9^F

01/01 19:58, 9^F