[問題] verilog四捨五入問題

看板Electronics作者 (神拳( =.=) =●)時間13年前 (2012/12/12 23:33), 編輯推噓0(0推 0噓 3→)
留言3則, 3人參與, 最新討論串1/1
請問verilog在做除法運算後， 該如何將得到的商是有小數的情形下， 該使用甚麼方法，將商四捨五入為最接近的整數， 且除數不一定在2的倍數情況下! 請問各位大大了~謝謝! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 42.74.119.182
→
12/13 00:27, , 1F
(被除數+除數/2)/除數=四捨五入後的結果
12/13 00:27, 1F
→
12/13 00:53, , 2F
謝謝~H大
12/13 00:53, 2F
→
12/13 19:11, , 3F
這個除法是會被合成出來的嗎? 如果是的話要注意寫法
12/13 19:11, 3F
‣ 更多 impression 的文章
文章代碼(AID): #1GoAEu89 (Electronics)