[問題] low pass filrer 規格設計

看板Electronics作者 (MR.CQC)時間13年前 (2012/12/09 12:30), 編輯推噓8(8推 0噓 17→)
留言25則, 8人參與, 最新討論串1/1
請問取樣頻率是否一定必須高於截止頻率才有辦法做數位濾波呢? 例如有一個類比信號包含 200Hz的訊號 與 200KHz的雜訊 若我要設計一數位低通濾波器 那麼所選用的硬體取樣頻率 是不是必須高於兩倍以上的雜訊頻率200KHz 的取樣能力 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.125.75.213
推
12/09 20:59, , 1F
是
12/09 20:59, 1F
推
12/09 21:55, , 2F
取樣頻率是要比截止頻率高沒錯 但你訊號200Hz 雜訊
12/09 21:55, 2F
→
12/09 21:55, , 3F
200kHz 截止頻率就隨便設個1KHz就好了啊 = =
12/09 21:55, 3F
→
12/09 21:57, , 4F
所以如果你只是要濾noise 不用高於200KHz兩倍以上啦
12/09 21:57, 4F
推
12/10 02:13, , 5F
偷偷問一下 如果是作 類比的低通濾波器要注意哪些地方
12/10 02:13, 5F
→
12/10 02:13, , 6F
呢?
12/10 02:13, 6F
→
12/10 02:13, , 7F
譬如說一階的RC低通濾波器
12/10 02:13, 7F
推
12/10 02:46, , 8F
要注意IC內RC的variation 隨便都幾十% 其它其實沒什麼
12/10 02:46, 8F
→
12/10 02:47, , 9F
active的就比較麻煩一點 group delay啊, opamp非理想
12/10 02:47, 9F
→
12/10 02:48, , 10F
效應都要考慮進去
12/10 02:48, 10F
推
12/10 03:09, , 11F
RC幾十%? 你是認真的嗎orz
12/10 03:09, 11F
→
12/10 13:35, , 12F
其實IC外的RC variance跑這樣大也不意外
12/10 13:35, 12F
推
12/10 14:05, , 13F
IC外的因為5%(R)+5%(C)......我真的不意外......
12/10 14:05, 13F
→
12/10 14:06, , 14F
但是W大說的是IC內RC...根據我所知通常是2%(R)2%(C)
12/10 14:06, 14F
推
12/10 14:11, , 15F
corner都過就沒事了　真的嚴的spec會用tune的
12/10 14:11, 15F
→
12/11 03:55, , 16F
RC絕對值的variation是15%~20%左右 甚至更大 而1%~2%指的
12/11 03:55, 16F
→
12/11 03:57, , 17F
是相對準確度 也就是device matching的程度
12/11 03:57, 17F
推
12/12 00:39, , 18F
corner從ff掃到ss 隨便都十幾二十%起跳啊
12/12 00:39, 18F
→
12/12 00:40, , 19F
還沒加高低溫 mismatch 還有先進製程的雞歪effect咧
12/12 00:40, 19F
→
12/12 00:53, , 20F
現在90以下RC都很準了吧,corner最常是落在SF/FS
12/12 00:53, 20F
→
12/12 00:53, , 21F
我們RC based的oscillator都跟客戶保證+-5%
12/12 00:53, 21F
→
12/12 00:54, , 22F
CP卡+-3% yield也都還有90%以上
12/12 00:54, 22F
→
12/12 00:56, , 23F
只限U跟T的! VIS跟maxchip都超飄的 @@
12/12 00:56, 23F
→
08/13 19:34, , 24F
RC絕對值的varia https://muxiv.com
08/13 19:34, 24F
→
09/17 23:27, , 25F
09/17 23:27, 25F
‣ 更多 ho211427 的文章
文章代碼(AID): #1Gn1FZ40 (Electronics)