[請益] 簡單的單級差動對differential pair設計
最近在練習設計OP,
遇到了許多似乎是滿基本的問題,
不過手邊沒書可查,
因此上來問問各位,
希望多包涵!
一開始我只跑了一個簡單的差動對,
就是只有兩個NMOS+一個電流源,
(source都接地, N1gate為input, drain都接out, N2gate接out)
然後跑DC找工作點,
遇到了一些問題
附圖是我跑出來的結果, http://imageshack.us/a/img19/3038/diffa.png
我想請問:
1. 我該選擇哪個工作點呢?
此OP我想做成一個增益不高的buffer
第一個選擇約1.2V,
這裡跑出來的gain約15dB,
但是電晶體會工作在線性區接近截止區,
就我的理解, 應該要工作在飽和區才正常是嗎?
第二個選擇約1V,
跑出來的gain變成負的...大約-5dB,
就我的理解, 應該要正的才行是嗎?
這樣兩種選擇似乎都不好,
我該重新設計W/L,
讓NMOS工作在飽和區且gain為正嗎?
2.如果跑出來的gain是負的, 有辦法看phase嗎?
3.如果我再接上第二級,
phase的結果會一開始由0度掉到-180再掉到-360度,
根據爬文的結果, 這樣會使電路發散,
請問有沒有人可以解釋一下這是什麼意思呢?
有沒有改善的方法?
還是只要使用補償電容, 使gain=0時, phase margin在許可範圍就行了?
問題有點雜,
如果有需要補充的地方可以跟我說,
還請各位多指教,謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 60.249.157.226