[請益] 除2/3除頻器

看板Electronics作者 (懂得放手..才是王道)時間13年前 (2012/09/18 11:29), 編輯推噓1(1推 0噓 5→)
留言6則, 3人參與, 最新討論串1/1
請問各位版大, 數位電路中若要以HDL實現1/2, 1/3等除頻器不難, 但有什麼辦法可以實現2/3且duty還能保持在50%左右的除頻器呢? 謝謝.. -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 218.210.106.78 ※ 編輯: MaxHaru 來自: 218.210.106.78 (09/18 11:33)
→
09/18 12:47, , 1F
DLL?
09/18 12:47, 1F
→
09/18 13:13, , 2F
先乘以2在除以3? 雖然自己沒有做過啦 = 3=
09/18 13:13, 2F
→
09/18 13:14, , 3F
喔 當我沒說 我的想法好像只好做1/3 =3=|||
09/18 13:14, 3F
推
09/18 14:51, , 4F
PLL
09/18 14:51, 4F
→
09/18 22:46, , 5F
如果有已知製程廠的delay cell可以用delay信號XOR弄出倍頻
09/18 22:46, 5F
→
09/18 22:47, , 6F
要準一點數位的話就DLL 類比的PLL會更準 的樣子
09/18 22:47, 6F
‣ 更多 MaxHaru 的文章
文章代碼(AID): #1GL-gWch (Electronics)