[問題] Hot N-well PMOS

看板Electronics作者 (迎風)時間12年前 (2012/08/10 18:08), 編輯推噓2(2推 0噓 6→)
留言8則, 4人參與, 最新討論串1/1
各位好，想請教一下各位在畫Hot N-well PMOS時 為了避免latch up的問題，有什麼需要特別注意的事項嗎？ 看過一篇論文建議圍上兩圈防護環之後遠離其他電路25um以上 不過這樣整個佈局面積會大非常多..... 目前佈局遠離其他電路約5um，還不確定是否要加上兩圈防護環 請各位不吝指教，謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.126.88
推
08/10 21:11, , 1F
25um...這是點幾的製程...好寬!
08/10 21:11, 1F
→
08/10 21:16, , 2F
論文是用0.18um 25um我也覺得好寬....
08/10 21:16, 2F
推
08/11 11:57, , 3F
25um 如果用人比喻的話 大概是隔100m那~~麼遠~~~~
08/11 11:57, 3F
→
08/11 13:02, , 4F
打去問foundry廠阿 問他們有何建議
08/11 13:02, 4F
→
08/11 15:51, , 5F
實際電路不會用到25um。25um可能多穿好多條線...
08/11 15:51, 5F
→
08/11 16:47, , 6F
謝謝各位的建議
08/11 16:47, 6F
→
08/11 19:40, , 7F
如果這製程是已經成熟可用的 問foundry絕對是最快的
08/11 19:40, 7F
→
08/11 19:42, , 8F
他們給客戶量產和下test key的經驗會給你適當協助
08/11 19:42, 8F
‣ 更多 divhexa 的文章
文章代碼(AID): #1G9DsPeb (Electronics)