Re: [問題] Layout的pad的問題

看板Electronics作者jfsu (水精靈)時間13年前 (2012/08/03 23:51)推噓4(4推 0噓 9→)

留言13則, 7人參與討論串2/3 (看更多)

※ 引述《chenkaihsu (Harry)》之銘言： : 最近在排layout時候,遇到一個困難 : 因為所有的pad都排好了、線也拉好了 : 但是想說晶片回來後 : 在量測時候 : 可以量測一個類比電壓值 : 可是我的pad都排好了 : 不想動到，但我裡面補完metal密度後 : 可以再放兩個不含esd的pad : 我可不可以直接把不含esd的pad直接塞在pad arrary裡面?? : 也就是靠近core circuit的地方內?? : 這樣tape out回來時候,打線會有問題嗎?? : 謝謝~~ 1.何不做一個HV Switch(HV SW)，把要量的類比電壓與某個排好的PAD接一起，如下所示。等chip回來要量測時，就enable control signal，讓它可以輸出你要的類比電壓。雖然這個 HV switch可能得佔個空間，佔至少你不用動到已經排好的PAD。 ┌─┐ Normal signal─┤HV│ ┌──┐ │ ├──┤PAD │ Analog signal─┤SW│ └──┘ └┬┘ Conrol signal──┘ 2.打線(bonding wire)因為是立體的，只要不讓兩條線交叉或是拉超過某個長度，應該不至於發生問題。這個兩PAD放入之後，還是得再跑一次DRC，LVS與density。(dummy也要再填一次吧~) -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！ 4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.46.133.117

→

bmt891

08/04 10:50, , 1^F

08/04 10:50, 1^F

→

jfsu

08/04 22:11, , 2^F

08/04 22:11, 2^F

→

jacobliu

08/05 00:15, , 3^F

08/05 00:15, 3^F