[問題] Pipeline SAR 的一些問題
最近在搜尋 Pipeline SAR ADC 的 Paper
關於它的 residue 的部分有一些疑惑
對於雙端的 SAR ADC 來說，電容陣列扮演的是 DAC 的角色。
那麼 Pipeline SAR 的 residue 這個部分，我沒有看到有類似於傳統的 1.5 bit 那樣的
架構，也就是產生 +- Vref/4 以及 MUX
我疑惑的是：那這個部分的演算法是怎樣的呢?
SAR 的雙端演算法是兩個 DAC 電壓互相比較，然後切換開關，最後得出結果。
我找到的 Pipeline SAR ADC 的 電路概念圖都是 SAR ADC 的 DAC 電容陣列，在做完
其所在 stage 的電容切換之後，就直接接到了 OP 跟一個電容就去放大了。
在 A SAR assisted Two Stage Pipeline ADC 中是這樣的電路示意圖
1.5bit 的架構使用 flip - around MDAC 架構，請問這個架構是否也需要這樣做?
還是說就真的是單純的向下面的圖那樣求得 Residue ?
2C
----------||--------
| |
Vx | ----------- |
---------------------|- |-------------- V_res = 4Vx
| | | | - |+ OP |
=4C =2C =C =C | -----------
| | | | |
D3 D2 D1 gnd gnd
這是我一直百思不得其解的地方。
另外，1.5 bit/stage 的架構中，把 00.01.10.11 縮減變成 00.01.10 三個 level 做
error correction， Pipeline SAR 之中我都沒有看到這個部分。
可以請各位先進指導小弟一下嗎?
或是那裏可以有比較詳細的資料可以找到?
我查了 Google 跟 IEEE ，上面 Pipeline SAR 的資料比較少，也都好簡陋喔....
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.117.176.237
※ 編輯: ceaserman 來自: 140.117.176.237 (07/25 20:22)
推
07/26 00:08, , 1F
07/26 00:08, 1F
→
07/26 00:09, , 2F
07/26 00:09, 2F
→
07/26 00:11, , 3F
07/26 00:11, 3F
→
07/26 00:13, , 4F
07/26 00:13, 4F