[問題] 請問有沒有平移電壓的電路 ?
請問有沒有一個電路可以把訊號的共模位準平移的呢?
比如說 OP 的輸入訊號,他的共模位準在接近 0 V的地方, OP 的 commom mode voltage
設計在 0.9V 處,所以目前這樣的訊號是無法讓 OP 動作的。
現在想要把輸入訊號的共模位準從 0 V 平移到 0.9V 處,讓 OP 可以正常工作。
請問有這樣的電路嗎?
非常感謝!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.117.177.101
→
06/26 15:49, , 1F
06/26 15:49, 1F
→
06/26 15:50, , 2F
06/26 15:50, 2F
→
06/26 16:23, , 3F
06/26 16:23, 3F
→
06/26 17:30, , 4F
06/26 17:30, 4F
→
06/26 17:33, , 5F
06/26 17:33, 5F
→
06/26 17:45, , 6F
06/26 17:45, 6F
→
06/26 17:45, , 7F
06/26 17:45, 7F
→
06/26 21:15, , 8F
06/26 21:15, 8F
→
06/26 21:20, , 9F
06/26 21:20, 9F
其實會這樣做的原因是因為:
我們當初選用張順治老師的
A 10bit 50MS SAR ADC with a Monotonic Capacitor Switching Procedure
這篇的 SAR ADC 演算法,嘗試要實現 Pipeline SAR ADC
做到現在才發現這個演算法有個 bug ,就是到後面 SAR ADC 的 DAC array 上面的
電壓會趨近於 0 ....
這樣我沒有辦法把這個 residue 的值放大,然後再傳到下一個 Stage,因為進入
Gain stage 的 OP 的輸入訊號太小了...
想說有沒有辦法挽救,不然整個電路要重兜,我就 GG 惹......
※ 編輯: ceaserman 來自: 140.117.177.101 (06/26 22:11)
推
06/28 01:09, , 10F
06/28 01:09, 10F
→
06/28 01:10, , 11F
06/28 01:10, 11F
→
06/28 01:10, , 12F
06/28 01:10, 12F
→
08/13 19:28, , 13F
08/13 19:28, 13F
→
09/17 23:22, , 14F
09/17 23:22, 14F