[問題] 使用Verilog做ADC?

看板Electronics作者 (有沒有這麼無聊阿)時間12年前 (2012/06/25 11:32), 編輯推噓3(3推 0噓 6→)
留言9則, 4人參與, 最新討論串1/1
我想要問個問題 ADC可以使用verilog來做嗎 如果可以,是用哪種來做呢 稍微查了一下好像都是使用 Verilog-A 做 麻煩各位高手來解答 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 182.235.178.152
推
06/25 11:53, , 1F
Skyler Weaver, Benjamin Hershberg, Un-Ku Moon “Digita
06/25 11:53, 1F
→
06/25 11:54, , 2F
Digitally Synthesized Stochastic Flash ADC Using Only
06/25 11:54, 2F
→
06/25 11:54, , 3F
Standard Digital Cells” VLSI, 2011
06/25 11:54, 3F
→
06/25 18:26, , 4F
不好意思~我資質比較不好看不懂意思=.=a,可以簡單說一下嗎
06/25 18:26, 4F
→
06/25 19:22, , 5F
o大說得已經很簡單了
06/25 19:22, 5F
推
06/25 20:04, , 6F
google第一項就是 學校有買資料庫就能下載
06/25 20:04, 6F
→
06/26 10:52, , 7F
感恩
06/26 10:52, 7F
推
06/28 01:35, , 8F
原po是問veriloga怎麼做吧～就在cadence開cell時tool選mo
06/28 01:35, 8F
→
06/28 01:36, , 9F
modelwriter,就可以做behavior model了
06/28 01:36, 9F
‣ 更多 ul4ej9 的文章
文章代碼(AID): #1FvzlFhT (Electronics)