[問題] layout 問題 dummy 與 schematic

看板Electronics作者 (rick)時間13年前 (2012/04/27 06:13), 編輯推噓1(101)
留言2則, 1人參與, 最新討論串1/1
請問一下各位 如果LAYOUT中有使用mos dummy LVS時對照的 schematic(netlist) 就一定要畫MOS出來嗎? 上網有爬了一下 可以在LVS commend file 裡面設定 LVS filter unuse option..... 裡面本來就有 但LVS還是check到DUMMY的錯誤(最外層的S/D 與DUMMY相連接) 然後如果把MOS DUMMY與主電路分開的畫 LVS就過了 不過多了點面積 S/D G B 都有接到電源 還是在schematic不動的情況下只能加PLOY dummy? 感謝大家回答~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.118.234.201 ※ 編輯: joypark11002 來自: 140.118.234.201 (04/27 06:14) ※ 編輯: joypark11002 來自: 140.118.234.201 (04/27 06:52) ※ 編輯: joypark11002 來自: 140.118.234.201 (04/27 06:52)

04/27 12:40, , 1F
既然layout都已經畫了,那電路也加上,這不會浪費多少時間吧...
04/27 12:40, 1F

04/27 12:41, , 2F
而且這些dummy MOS搞不好以後debug會用到...XD...
04/27 12:41, 2F
文章代碼(AID): #1FcSXtyk (Electronics)