[問題] spice 模擬時會有負電組的特性

看板Electronics作者 (htbroken)時間13年前 (2012/04/26 23:52), 編輯推噓1(1推 0噓 0→)
留言1則, 1人參與, 最新討論串1/1
請問一下 最近在設計一個電路 當模擬該子電路的時候 使用 realR (RHP) 模擬起來功能正程 但是當我跑 whole chip 驗證時 卻會發生負電組的特性 請問為何會有這現象 ?? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.110.162.246
推
11/21 22:07, , 1F
你是設計震盪器嗎? 震盪器會有負電阻
11/21 22:07, 1F
‣ 更多 htbroken 的文章
文章代碼(AID): #1FcMyZFg (Electronics)