[問題] LDO的PT size選擇

看板Electronics作者 (cnlee)時間12年前 (2012/04/09 01:27), 編輯推噓6(6推 0噓 8→)
留言14則, 6人參與, 最新討論串1/1
不好意思各位大大～小弟第一次做ldo模擬,有些許疑問希望能獲得解答！ 初步希望達成input 1.6~1.8v, vout=1.5v 我先行獨立設計了一顆2 stage EA, 大概達到Av=70dB PM=60 output偏壓設計在0.95v左右,因此希望PT為pmos 然而在接上PT後input vdd由1.6v~1.8v 會導致EA的某些transistor out of saturation.（奇怪的是vdd= 1.6v 1.8v可以work...但1.7v卻掛了><） 基本上大致跑了line regulation（step 1.6v to 1.8v）,沒辦法鎖在1.5v 反而有點像latch在最後vout＝vdd ... 而且有鑑於本身基礎知識不足,PT的size也不太會選,只知道spec有一項最大load 需要拉50mA. 因此我想請問各位大大： 1.為什麼接上了PT後的EA會讓整體loop失去regulation效果？ 2.我的PT該以什麼樣的標準去做選擇呢？ 3.EA的設計是否欠缺考慮到接上PT的效果（該先接PT在一起設計嘛）？ 希望能得到回答～～謝謝各位大大！！！ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 111.251.160.172
推
04/09 02:09, , 1F
你獨立設計的2-stage amp 有掛正確的load下去跑嗎
04/09 02:09, 1F
→
04/09 02:09, , 2F
應該說LDO的ac你不能只看EA，要整個loop一起看
04/09 02:09, 2F
→
04/09 09:31, , 3F
EA我沒有掛load耶...請問應該要掛多少呢？整個ldo我有
04/09 09:31, 3F
→
04/09 09:31, , 4F
掛100p的電容...
04/09 09:31, 4F
推
04/09 16:59, , 5F
設計的時候要從loop gain下去著手
04/09 16:59, 5F
→
04/09 16:59, , 6F
你說的EA PM=60度很有問題 是在電容多少的時候60度
04/09 16:59, 6F
→
04/09 17:00, , 7F
應該是整個loop gain一起看frequency response
04/09 17:00, 7F
→
04/09 17:00, , 8F
再根據這樣的條件去設計你的EA的Av要多少 頻寬要多寬
04/09 17:00, 8F
所以j大的意思是設計時以整體架構下去兜,但是先剪開fb loop,EA的input先給和 vref一樣的電壓來做測試和調整嗎？
推
04/09 17:05, , 9F
EA使用two stage加上pt已經構成三級放大器
04/09 17:05, 9F
※ 編輯: cnlee1234 來自: 111.243.160.179 (04/09 19:13)
推
04/09 19:12, , 10F
掛上負載之後根據bode plot再去掛Cc
04/09 19:12, 10F
推
04/09 22:09, , 11F
PT的大小可以由最大電流時的drop voltage決定
04/09 22:09, 11F
推
04/10 00:19, , 12F
沒錯 看AC的response要看 loop-gain
04/10 00:19, 12F
→
08/13 19:25, , 13F
應該是整個loop g https://muxiv.com
08/13 19:25, 13F
→
09/17 23:18, , 14F
應該是整個loop g https://daxiv.com
09/17 23:18, 14F
‣ 更多 cnlee1234 的文章
文章代碼(AID): #1FWSgQUz (Electronics)