[問題] 想請教關於數位電路layout的問題
小弟本身現在正在設計數位的library
post sim的結果比pre sim要差上很多
經過和同學討論 後得到幾個重點:
1.盡量縮小面積
2.via少打:因為via電容很大 會造成充放電速度變慢
3.metal轉角減少
請問還有什麼特別需要注意的地方嗎?
或是比較細節的部分
或是有什麼比較推薦 有介紹到layout設計的小技巧的書籍呢?
謝謝各位前輩!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.123.110.6
→
04/05 08:15, , 1F
04/05 08:15, 1F
→
04/05 08:17, , 2F
04/05 08:17, 2F
→
04/05 08:17, , 3F
04/05 08:17, 3F
推
04/05 11:51, , 4F
04/05 11:51, 4F
→
04/05 11:52, , 5F
04/05 11:52, 5F
推
04/05 11:55, , 6F
04/05 11:55, 6F
推
04/05 11:56, , 7F
04/05 11:56, 7F
→
04/05 11:56, , 8F
04/05 11:56, 8F
→
04/05 11:57, , 9F
04/05 11:57, 9F
→
04/05 13:04, , 10F
04/05 13:04, 10F
→
08/13 19:24, , 11F
08/13 19:24, 11F
→
09/17 23:18, , 12F
09/17 23:18, 12F